97se亚洲国产综合自在线,欧美成人免费专区精品高清,人妻人人添人人爽夜夜欢视频,日本中文字幕在线观看全,98久久人妻少妇激情啪啪

合見工軟是國產(chǎn)數(shù)字EDA/IP龍頭企業(yè)，目前已經(jīng)在國產(chǎn)EDA領(lǐng)域率先推出了針對數(shù)字芯片驗證的EDA全流程平臺工具，同時在數(shù)字實現(xiàn)EDA工具、設(shè)計IP、系統(tǒng)和先進封裝級領(lǐng)域多維發(fā)展，推出了多款自主自研的EDA與IP產(chǎn)品。目前合見的EDA及IP產(chǎn)品，已經(jīng)在國內(nèi)多家頭部企業(yè)成功商用，助力中國數(shù)字大芯片設(shè)計的快速發(fā)展。

▲合見工軟CTO賀培鑫博士

來到AI時代，計算需求的增長速率已超過摩爾定律。從2010年到2024年，AI訓(xùn)練計算需求增長了1億倍，訓(xùn)練算力約每6個月提升一倍。 

當(dāng)前，以LLM（Large Language Model）大語言模型為代表的生成式AI正在實現(xiàn)對于各個領(lǐng)域的深刻賦能。EDA行業(yè)也在思考如何借助先進的大模型工具實現(xiàn)芯片設(shè)計和驗證流程的革新。賀培鑫博士介紹，目前約90%的軟件編程工作使用了大模型賦能，如Github Copilot、Gemini Code Assist、Devin等代碼輔助工具已經(jīng)能夠很好地支持軟件代碼的生成。根據(jù)EvalPlus數(shù)據(jù)，軟件代碼生成的準(zhǔn)確率已經(jīng)達到96%左右。

但與軟件編程語言相比，RTL設(shè)計代碼在公開領(lǐng)域是稀缺的（相比之下數(shù)量有百倍差距），如果缺乏足夠的數(shù)據(jù)，則無法開展有效的訓(xùn)練，意味著產(chǎn)生更多AI幻覺，代碼出現(xiàn)更多錯誤。并且芯片設(shè)計代碼的錯誤代價，遠(yuǎn)比軟件錯誤高昂。那么這是否意味著RTL的設(shè)計和驗證無法借用LLM來提高生產(chǎn)力？賀培鑫博士指出，通過合見工軟的研究和創(chuàng)新，結(jié)論是可行的。具體做法是將LLM大模型同EDA工具進行有效結(jié)合。

想探索通過LLM進行RTL代碼設(shè)計，首先需要一套Benchmark來評估生成RTL的準(zhǔn)確性。合見工軟通過公開領(lǐng)域數(shù)據(jù)及原創(chuàng)數(shù)據(jù)，共搜集了507題Benchmark，并適配不同的LLM，通過這507題打分。目前最高分是適配了DeepSeek R1的模型。

在創(chuàng)新探索過程中，合見工軟先通過LLM生成RTL代碼，再通過合見工軟快速綜合引擎RTL_eval對此進行檢驗，將錯誤信息反饋給大模型，重新調(diào)整代碼輸出，準(zhǔn)確性大大增加，最終正確率分?jǐn)?shù)增加到93%。這樣與軟件代碼生成的準(zhǔn)確率已差距不遠(yuǎn)。

此外，針對IC設(shè)計中的QoR（Quality of Result），借助大模型與EDA工具結(jié)合，可以生成性能、面積和功耗的針對性優(yōu)化代碼，以供設(shè)計者自行選擇最適合的方案。

基于上述探索和創(chuàng)新，今年2月，合見工軟推出創(chuàng)新的數(shù)字設(shè)計AI智能平臺——UniVista Design Assistant (UDA)，是國內(nèi)首款自主研發(fā)、專為Verilog設(shè)計打造的AI智能平臺，融合DeepSeek R1等先進大模型與合見工軟自研的EDA引擎，提供全面的AI輔助功能，包括NL-to-RTL代碼生成，在線QoR評估與調(diào)優(yōu)及功能驗證調(diào)試。

UDA還內(nèi)置了仿真和調(diào)試工具，智能生成TestBench，提升測試效率并提供全面的功能驗證服務(wù)。用戶可在統(tǒng)一的開發(fā)環(huán)境中，使用合見工軟自研的UniVista Simulator (UVS) RTL仿真引擎和UniVista Debugger (UVD) RTL調(diào)試引擎完成一站式驗證。由此可助力解決驗證EDA工具價格高昂的問題。

此外，芯片設(shè)計通常從既包含文字描述又包含圖示的技術(shù)說明參數(shù)開始，這些圖示包括：模塊框圖、有限狀態(tài)機圖和時序波形圖，通過借助視覺大模型與EDA工具結(jié)合，能夠?qū)崿F(xiàn)將圖解析成文本的功能。

更進一步，還可實現(xiàn)利用現(xiàn)有RTL代碼資源庫進行代碼生成，現(xiàn)有RTL資源包括：IP核、類DesignWare庫、現(xiàn)有RTL代碼、驗證IP（VIP）以及現(xiàn)有UVM對象，集成檢索增強生成（Retrieval Augmented Generation, RAG）引擎進行資源調(diào)用，從而支持自上而下的架構(gòu)設(shè)計與自下而上的RTL設(shè)計方法學(xué)。

本次大會上，作為自主創(chuàng)新的高性能工業(yè)軟件及解決方案提供商，合見工軟同時攜數(shù)字芯片驗證全流程EDA及IP產(chǎn)品亮相，通過硬件實物展示了全場景數(shù)字驗證硬件、虛擬原型驗證平臺、功能仿真、驗證管理及系統(tǒng)級原型驗證、IP驗證，及可測性設(shè)計DFT全流程平臺、大規(guī)模PCB板級設(shè)計平臺、系統(tǒng)級和先進封裝設(shè)計研發(fā)管理，及高速接口IP等二十余款EDA產(chǎn)品及解決方案。