UniVista HBM3/E IP包括HBM3/E內(nèi)存控制器、物理層接口（PHY）和驗(yàn)證平臺(tái)，采用低功耗接口和創(chuàng)新的時(shí)鐘架構(gòu)，實(shí)現(xiàn)了更高的總體吞吐量和更優(yōu)的每瓦帶寬效率，可幫助芯片設(shè)計(jì)人員實(shí)現(xiàn)超小PHY面積的同時(shí)支持最高9.6 Gbps的數(shù)據(jù)速率，解決各類前沿應(yīng)用對(duì)數(shù)據(jù)吞吐量和訪問延遲要求嚴(yán)苛的場(chǎng)景需求問題，可廣泛應(yīng)用于以AI/機(jī)器學(xué)習(xí)應(yīng)用為代表的數(shù)據(jù)與計(jì)算密集型SoC等多類芯片設(shè)計(jì)中，已實(shí)現(xiàn)在AI/ML、數(shù)據(jù)中心和HPC等領(lǐng)域的國(guó)內(nèi)頭部IC企業(yè)中的成功部署應(yīng)用。
產(chǎn)品特性
- 數(shù)據(jù)速率：支持4.8 - 9.6 Gbps
- 通道配置：支持16物理通道/32偽通道
- 接口：控制器和PHY直接通過類DFI 5.1接口相連；標(biāo)準(zhǔn)AXI/APB/JTAG接口；AXI接口最高支持1200 MHz以及32/64/128/256/512位接口寬度
- 低功耗：控制器、PHY和DRAM支持多種低功耗模式；支持不同工作模式的時(shí)鐘門控以降低功耗；支持HBM子系統(tǒng)下電，DRAM進(jìn)入數(shù)據(jù)保持模式
- ECC支持：支持Sideband ECC和On-Die ECC
- 可定制化：可根據(jù)客戶讀寫Pattern定制化高效低延遲的設(shè)計(jì)
- 訓(xùn)練和測(cè)試：內(nèi)建MPU，支持初始化和訓(xùn)練的動(dòng)態(tài)調(diào)整；支持CA/WDQS2CK/WDQ/RDQ/VREF/DCC/AERR/DERR訓(xùn)練；IEEE1500主控，用于通道測(cè)試、修復(fù)和溫度檢測(cè)
- 動(dòng)態(tài)頻率切換：DFS支持4種頻率快速切換
滬公網(wǎng)安備31010402009389號(hào)