上海合見工業(yè)軟件集團(tuán)有限公司（簡稱“合見工軟”）推出創(chuàng)新的數(shù)字設(shè)計AI智能平臺——UniVista Design Assistant (UDA)。UDA將傳統(tǒng)的RTL-to-GDSII設(shè)計流程擴(kuò)展至NL-to-GDSII（Natural Language to GDSII），是自主研發(fā)、專為RTL Verilog設(shè)計打造的AI智能平臺，融合DeepSeek R1等先進(jìn)大模型（LLM）與合見工軟自研的EDA引擎，提供全面的AI輔助功能，包括NL-to-RTL代碼生成、在線QoR（Quality of Result）評估與調(diào)優(yōu)及功能驗證調(diào)試，構(gòu)建一站式國產(chǎn)EDA解決方案。
芯片設(shè)計面臨QoR優(yōu)化難、設(shè)計與驗證周期長等挑戰(zhàn)，UDA結(jié)合大模型與EDA專業(yè)技術(shù)，支持設(shè)計師通過自然語言與平臺互動生成RTL代碼，并提供快速的QoR分析與即時反饋，幫助設(shè)計師進(jìn)行RTL級QoR探索，從而實現(xiàn)最佳QoR結(jié)果。UDA使設(shè)計師能夠?qū)⒏嗑杏谟布惴ê图軜?gòu)設(shè)計等更具創(chuàng)造性的工作，進(jìn)一步提升設(shè)計質(zhì)量和生產(chǎn)力。
UDA操作界面
產(chǎn)品特性
- 支持Verilog RTL代碼生成和補(bǔ)全，可提升代碼質(zhì)量和功能準(zhǔn)確率10-20%
- 支持RTL代碼的語法檢查和QoR即時預(yù)估，提供分鐘級的模塊代碼迭代能力，以持續(xù)優(yōu)化QoR，可提升RTL代碼QoR性能10-20%
- 支持TestBench自動生成，可提升測試效率數(shù)倍
- 內(nèi)嵌集成了邏輯綜合，功能仿真和調(diào)試工具和引擎，可在統(tǒng)一開發(fā)環(huán)境內(nèi)完成一站式驗證，提供RTL模塊語法和功能在線反饋
- 支持掛接企業(yè)代碼庫，進(jìn)一步提升設(shè)計質(zhì)量和效率
- 支持企業(yè)私有環(huán)境部署，確保數(shù)據(jù)安全
- 開放式架構(gòu)支持適配用戶的自有模型
- 全面的用戶、模型、知識庫等管理功能，并提供功能使用統(tǒng)計分析
滬公網(wǎng)安備31010402009389號