了解更多信息，請聯(lián)系：
2025年6月27日—7月1日，上海合見工業(yè)軟件集團(tuán)有限公司（以下簡稱“合見工軟”）在上海、深圳、北京三地召開“2025合見工軟新產(chǎn)品發(fā)布會暨技術(shù)研討會”。會上，合見工軟產(chǎn)品總監(jiān)劉培彥以《國產(chǎn)自研RTL DFT全流程平臺和一站式良率解決方案》為題作主旨演講，分享了合見工軟在可測性設(shè)計方面的最新研究成果，深入解析國產(chǎn)自研DFT技術(shù)優(yōu)勢，旨在為國內(nèi)芯片設(shè)計企業(yè)提供更先進(jìn)、更高效的測試解決方案，有效應(yīng)對復(fù)雜芯片帶來的測試驗證挑戰(zhàn)，提升產(chǎn)品上市速度與質(zhì)量可靠性。
今年以來，合見工軟針對DFT平臺進(jìn)行了大幅增強(qiáng)。如果說去年解決了0~1的問題，今年則完成了1~2的跳躍，實現(xiàn)從滿足中小規(guī)模芯片設(shè)計到邁向大規(guī)模芯片設(shè)計的進(jìn)步。
▲可測性設(shè)計（DFT）全流程平臺
可測性設(shè)計（DFT）全流程平臺UniVista Tespert是合見工軟更廣泛的數(shù)字實現(xiàn)EDA產(chǎn)品組合的重要產(chǎn)品之一。該平臺集成一系列高效工具，其中包括：邊界掃描測試軟件工具UniVista Tespert BSCAN、存儲單元內(nèi)建自測試軟件工具UniVista Tespert MBIST、測試向量自動生成工具UniVista Tespert ATPG、缺陷診斷軟件工具UniVista Tespert DIAG、良率分析工具UniVista Tespert YIELD。
UniVista Tespert“家族”全景速略
近年來，人工智能、數(shù)據(jù)中心、自動駕駛等行業(yè)迅猛發(fā)展，其對大算力的需求使得芯片尺寸和規(guī)模越來越大，單芯片晶體管多達(dá)百億甚至千億級別；同時，高階工藝和先進(jìn)封裝如Chiplet等技術(shù)的應(yīng)用，大大增加芯片集成度與復(fù)雜度，設(shè)計與制造過程中芯片出現(xiàn)故障的概率大幅提升，對芯片測試DFT解決方案提出更高要求。
芯片工程師需要快速精準(zhǔn)地發(fā)現(xiàn)故障，修復(fù)或者避開故障從而提升良率；同時，需要進(jìn)一步提升測試覆蓋率，將一些測試流程左移，以減少缺陷逃逸率，避免增加成本或延誤產(chǎn)品上市時間，合見工軟推出的UniVista Tespert平臺則很好地解決了上述痛點。
邊界掃描測試軟件工具 UniVista Tespert BSCAN
合見工軟UniVista Tespert“家族”里首先出場的是——UniVista Tespert BSCAN。該產(chǎn)品旨在幫助用戶在集成電路（IC）設(shè)計中實現(xiàn)邊界掃描測試。該工具通過在每個PAD附近加入Boundary Scan Cell來實現(xiàn)對每個PAD的控制和觀察，從而無需使用物理測試探針即可測試芯片IO功能和板上集成電路之間的互連，并能夠?qū)π酒M(jìn)行無損檢測，確保設(shè)計的可測試性，提高產(chǎn)品的測試效率，并降低測試成本。
存儲單元內(nèi)建自測試軟件工具 UniVista Tespert MBIST
▲UniVista Tespert MBIST 架構(gòu)圖
UniVista Tespert MBIST是一款先進(jìn)存儲單元自測試工具，集成了先進(jìn)的IJTAG接口協(xié)議，可提供直觀易用的圖形界面，支持多種測試算法和靈活的設(shè)計規(guī)則檢查引擎。該產(chǎn)品基于IJTAG的高效自動化流程；支持Flat和Hierarchy的設(shè)計流程；完備高效的memory測試算法；支持模糊匹配和精準(zhǔn)匹配兩種的SDC生成方案；支持DRC檢查和自動修復(fù)；支持基于共享總線的MBIST流程；支持Memory Repair流程。劉培彥表示：“UniVista Tespert BSCAN/MBIST都支持邏輯插入和測試向量生成在一個流程里完成，也可以在各種獨(dú)立的流程里完成。”
測試向量自動生成工具 UniVista Tespert ATPG
通常而言，集成電路的測試是整個集成電路設(shè)計和生產(chǎn)過程中不可或缺的核心環(huán)節(jié)，高品質(zhì)、低成本的測試是保證芯片質(zhì)量的關(guān)鍵，在此進(jìn)程中，高效的測試向量自動生成工具UniVista Tespert ATPG是達(dá)成高質(zhì)量測試的關(guān)鍵支撐。
▲UniVista Tespert ATPG 流程圖
該產(chǎn)品可實現(xiàn)：基于IJTAG的高效自動化流程；支持Flat和Hierarchy的ATPG流程；支持并行多線程，提升ATPG pattern產(chǎn)生效率；強(qiáng)大的SDC File處理能力，保證高頻測試質(zhì)量；支持Low-power壓縮IP和向量生成；支持CCD和UCP兩種capture時鐘控制方案；支持IDDQ和Path Delay 等pattern 類型。本次新品發(fā)布會暨研討會現(xiàn)場，Flatten和Hierarchical ATPG兩種方案均得以精彩演示，令現(xiàn)場觀眾感受到產(chǎn)品的強(qiáng)大功能。
缺陷診斷與全景對照分析工具 UniVista Tespert DIAG
UniVista Tespert DIAG是一款創(chuàng)新高效的缺陷診斷軟件工具，其圖形化界面提供了缺陷全景對照，幫助工程師快速定位和解決系統(tǒng)性缺陷，大幅提升芯片測試效率，加速產(chǎn)品上市時間。
目前，該產(chǎn)品支持——Hierarchical Diagnosis流程；支持Mixed-Failure Diagnosis流程；支持基于多線程的Volume Diagnosis流程；支持Layout-Aware Chain/Scan DIAG流程；支持Layout-Aware AC Failure DIAG流程；獨(dú)創(chuàng)的FA-friendly Diagnosis Report；支持缺陷全景對照的GUI。據(jù)悉，UniVista Tespert DIAG擁有更高效的 Volume Diagnosis——每額外并行job只消耗10%～15% 額外的內(nèi)存，可實現(xiàn)更大任務(wù)的并行運(yùn)行。
良率分析工具 UniVista Tespert YIELD
隨著半導(dǎo)體制造工藝的不斷演進(jìn)，良率提升已成為企業(yè)保持競爭力的關(guān)鍵。本次新品發(fā)布會暨研討會上，劉培彥向與會觀眾介紹了公司今年3月推出的全新產(chǎn)品UniVista Tespert YIELD。這是一款以圖形用戶界面（GUI）為核心的良率分析和提升工具，其通過創(chuàng)新的圖形化操作界面和高度自動化的分析流程，為工程師提供從缺陷診斷到根因分析的全流程解決方案，真正實現(xiàn)“開箱即用”。
▲UniVista Tespert YIELD 流程圖
小結(jié)
作為致力于為工程師提供更高效、更高質(zhì)量的完整芯片測試平臺化工具，UniVista Tespert平臺從推出起，即為滿足現(xiàn)代芯片設(shè)計復(fù)雜度和封裝技術(shù)挑戰(zhàn)，助力客戶提升產(chǎn)品質(zhì)量和市場競爭力，該系列已在多個國內(nèi)頭部IC企業(yè)中成功部署，應(yīng)用于超50多個不同類型芯片測試，在數(shù)字芯片EDA工具的高端市場上，全面展現(xiàn)公司產(chǎn)品競爭優(yōu)勢。
關(guān)于合見工軟
上海合見工業(yè)軟件集團(tuán)有限公司（簡稱“合見工軟”）作為自主創(chuàng)新的高性能工業(yè)軟件及解決方案提供商，以EDA（電子設(shè)計自動化，Electronic Design Automation）領(lǐng)域為首先突破方向，致力于幫助半導(dǎo)體芯片企業(yè)解決在創(chuàng)新與發(fā)展過程中所面臨的嚴(yán)峻挑戰(zhàn)和關(guān)鍵問題，并成為他們值得信賴的合作伙伴。
了解更多詳情，請訪問ecbaby.cn。
滬公網(wǎng)安備31010402009389號