了解更多信息，請聯(lián)系：
7月16日-19日，第五屆RISC-V中國峰會在上海張江科學(xué)會堂成功舉辦，中國數(shù)字EDA/IP龍頭企業(yè)上海合見工業(yè)軟件集團(tuán)有限公司（簡稱“合見工軟”）攜全系列產(chǎn)品亮相此次峰會，展示合見工軟的產(chǎn)品與創(chuàng)新技術(shù)，深度參與峰會主論壇及兩大技術(shù)分論壇，帶來聚焦產(chǎn)業(yè)突破與驗(yàn)證實(shí)踐的重磅分享。
合見工軟首席技術(shù)官賀培鑫博士在圓桌論壇中探討了RISC-V產(chǎn)業(yè)落地及Chiplet等熱點(diǎn)話題，副總裁吳曉忠在高峰論壇上分享了合見工軟針對RISC-V領(lǐng)域的產(chǎn)品策略，展位上合見工軟硬核產(chǎn)品亮相，吸引眾多觀眾駐足。
釋放RISC-V架構(gòu)創(chuàng)新潛力
在7月17日上午舉行的峰會主論壇上，合見工軟首席技術(shù)官賀培鑫博士參與圓桌論壇環(huán)節(jié)，并就RISC-V產(chǎn)業(yè)落地、Chiplet等行業(yè)熱點(diǎn)話題發(fā)表看法。
▲合見工軟首席技術(shù)官賀培鑫博士
賀培鑫博士表示，RISC-V因開放的架構(gòu)，優(yōu)勢之一在于可以進(jìn)行很多軟硬件優(yōu)化，而EDA工具可以助力提前進(jìn)行軟硬件協(xié)同驗(yàn)證。在同開芯院、達(dá)摩院玄鐵的合作中，依托合見工軟自主研發(fā)的全場景驗(yàn)證硬件系統(tǒng)UniVista Unified Verification Hardware System (UVHS)，顯著提升了處理器的開發(fā)驗(yàn)證效率，為后續(xù)產(chǎn)品迭代創(chuàng)新提速奠定重要基礎(chǔ)。
此外，合見工軟推出的虛擬原型設(shè)計(jì)與仿真工具套件UniVista V-Builder/vSpace，可以支持RISC-V模型在不同設(shè)計(jì)階段的快速迭代驗(yàn)證，減少對完整RTL代碼的依賴，縮短芯片設(shè)計(jì)周期和降低驗(yàn)證成本。
賀培鑫博士認(rèn)為，Chiplet對于RISC-V而言代表著另一個(gè)層面的開放，通過Chiplet可以在芯片進(jìn)行不同組合、實(shí)現(xiàn)不同的功能。合見工軟也打造了Chiplet Exploration tool數(shù)字實(shí)現(xiàn)工具，幫助客戶在Chiplet數(shù)量、工藝選擇以及組合方案等進(jìn)行決策，降低芯片設(shè)計(jì)門檻，釋放RISC-V架構(gòu)在異構(gòu)集成中的創(chuàng)新潛力。
不能完全自主，將始終受制于人
在下午舉行的峰會主論壇上，合見工軟副總裁吳曉忠發(fā)表了題為《全國產(chǎn)EDA/IP助力新形勢下芯片需求》的演講，深入剖析了目前EDA/IP在半導(dǎo)體產(chǎn)業(yè)鏈以及全球科技博弈中所處的重要戰(zhàn)略位置，介紹了合見工軟在EDA/IP領(lǐng)域的主要產(chǎn)品布局，以及相關(guān)產(chǎn)品在RISC-V領(lǐng)域的應(yīng)用情況。
▲合見工軟副總裁吳曉忠
近年來，隨著中美地緣政治博弈加劇，美國的出口管制政策不斷縮緊，持續(xù)遏制中國在高性能計(jì)算、先進(jìn)制造及設(shè)備、AI領(lǐng)域和EDA/IP領(lǐng)域的技術(shù)進(jìn)展，特別是近期針對EDA的禁售與恢復(fù)風(fēng)波，使得EDA/IP的重要性愈發(fā)受到行業(yè)以及大眾的廣泛關(guān)注。
“EDA領(lǐng)域如果不能做到完全自主，將會始終受制于人。EDA自主可控是保障芯片產(chǎn)業(yè)安全的關(guān)鍵。目前整個(gè)RISC-V芯片領(lǐng)域，基本上都是中國企業(yè)在推進(jìn)，未來RISC-V芯片或成為中國芯片的崛起力量。合見工軟將持續(xù)深耕EDA與IP領(lǐng)域，通過全國產(chǎn)化工具鏈和生態(tài)聯(lián)盟，助力中國半導(dǎo)體企業(yè)突破外部限制。”吳曉忠表示。
五大自研新品樹立國際標(biāo)桿
在EDA國產(chǎn)替代需求愈發(fā)強(qiáng)烈的背景下。日前，合見工軟正式發(fā)布了多款國產(chǎn)自主自研EDA及IP產(chǎn)品，在進(jìn)一步完善其芯片級EDA、系統(tǒng)級EDA、高性能IP三大產(chǎn)品線布局的同時(shí)，也助力我國自研EDA和IP產(chǎn)品從國產(chǎn)化替代到國際標(biāo)桿技術(shù)的進(jìn)階。
吳曉忠對最新發(fā)布的五大新品進(jìn)行了簡要介紹：
下一代全場景驗(yàn)證硬件系統(tǒng)UniVista Unified Verification Hardware System Gen2 (UVHS-2)：
作為高效的軟硬件驗(yàn)證解決方案，實(shí)現(xiàn)了很多關(guān)鍵性能顯著升級。對比前代產(chǎn)品，UVHS-2實(shí)現(xiàn)容量提升超2倍，運(yùn)行性能提升1.5-2倍，調(diào)試容量與帶寬提升4倍；基于AMD Versal™ Premium VP1902 Adaptive SOC, FPGA 核心性能最高可達(dá)100MHZ；系統(tǒng)級聯(lián)規(guī)模最大192顆，等效邏輯門超150億門。
下一代全功能高性能數(shù)字仿真器UniVista Simulator Plus (UVS+)和下一代全功能高效能數(shù)字驗(yàn)證調(diào)試平臺UniVista Debugger Plus (UVD+)：
新一代仿真器UVS+打造全國產(chǎn)一站式驗(yàn)證流程，全自研架構(gòu)，并支持國產(chǎn)服務(wù)器生態(tài)，可比肩國際領(lǐng)先廠商的仿真、編譯及波形處理的先進(jìn)性能，大幅加速驗(yàn)證流程；全面覆蓋支持現(xiàn)代芯片驗(yàn)證所需的數(shù)字仿真功能和各項(xiàng)特殊應(yīng)用場景需求。新一代調(diào)試平臺UVD+集成更多高階功能，提供全場景調(diào)試能力，創(chuàng)新的數(shù)據(jù)處理架構(gòu)提升驗(yàn)證調(diào)試效率，并打造全新視覺觀感，多維提升調(diào)試體驗(yàn)。
超以太網(wǎng)IP解決方案UniVista UEC MAC IP：
大幅提升網(wǎng)絡(luò)性能和可靠性，推動智算互聯(lián)從“通用連接”向“高性能計(jì)算網(wǎng)絡(luò)”的進(jìn)化，重塑AI基礎(chǔ)設(shè)施格局，更好的為AI/ML、HPC（高性能計(jì)算）和云數(shù)據(jù)中心場景提供底層支撐。其與合見工軟原有高性能以太網(wǎng)RDMA/PAXI方案相互協(xié)同配合，實(shí)現(xiàn)以太網(wǎng)整體互聯(lián)控制器解決方案的全覆蓋。
國產(chǎn)自研支持多協(xié)議的32G SerDes PHY 解決方案UniVista 32G Multi-Protocol SerDes IP (簡稱UniVista 32G MPS IP)：
多協(xié)議PHY產(chǎn)品，可支持PCIe5、USB4、以太網(wǎng)、SRIO、JESD204C等多種主流和專用協(xié)議，并支持多家先進(jìn)工藝，已成功在高性能計(jì)算、人工智能AI、數(shù)據(jù)中心等復(fù)雜網(wǎng)絡(luò)領(lǐng)域IC企業(yè)芯片中實(shí)現(xiàn)部署。
UVHP領(lǐng)銜打造芯片級功能驗(yàn)證平臺
在主線產(chǎn)品方面，合見工軟的芯片級功能驗(yàn)證EDA平臺具有高性能，大容量，健壯性，靈活可擴(kuò)展架構(gòu)，能夠確保驗(yàn)證的可預(yù)期性、效率提升、質(zhì)量保證以及多樣化需求。
在配合硬件仿真器上，合見工軟還打造了虛擬原型平臺UniVista V-Builder/vSpace。據(jù)吳曉忠介紹，該平臺可在設(shè)計(jì)早期提供虛擬平臺進(jìn)行架構(gòu)及軟件開發(fā)，客戶在還未生成RTL、只有模型的情況下，可以集成至該平臺。此外，在客戶RISC-V設(shè)計(jì)代碼并未ready的情況下，合見工軟也可以提供自研RISC-V模型，通過該平臺實(shí)現(xiàn)集成。
據(jù)吳曉忠介紹，合見工軟的數(shù)字驗(yàn)證硬件平臺，歷經(jīng)多代產(chǎn)品演進(jìn)與迭代，現(xiàn)如今已具備完整的全系列硬件驗(yàn)證產(chǎn)品線，包括了針對中小規(guī)模原型驗(yàn)證的Phine Design系列（PD SOLO）、搭載AMD新一代Versal™ Premium VP1902 的單系統(tǒng)先進(jìn)原型驗(yàn)證平臺PHINE DESIGN Advanced Solo Prototyping（簡稱“PD-AS”）、適用于大規(guī)模ASIC/SOC 軟硬件驗(yàn)證的全場景驗(yàn)證硬件系統(tǒng)UVHS、以及數(shù)據(jù)中心級超大容量硬件仿真加速驗(yàn)證平臺UVHP系列，產(chǎn)品全線覆蓋了從4000萬到460億邏輯門級別的原型驗(yàn)證及硬件仿真，可廣泛應(yīng)用于MCU、物聯(lián)網(wǎng)、消費(fèi)電子、視頻圖像處理、智能手機(jī)、通信網(wǎng)絡(luò)、AD/ADAS智駕、AI智算、HPC超算等領(lǐng)域。
吳曉忠強(qiáng)調(diào)，UVHP單系統(tǒng)最大支持460億門，另外考慮到硬件驗(yàn)證過程中接口的重要性，UVHP同時(shí)支持傳統(tǒng)的SA(Speed Adapter)降速橋方案，也支持Transactor虛擬接口方案。在存儲類模型中，MMK(Memory Model Kit)系列存儲模型能夠支持存儲部分設(shè)計(jì)，無需Mapping到FPGA中。
而相比于UVHP，UVHS的組合和部署更加方便。因?yàn)橥瑫r(shí)支持原型和硬仿，在容量和用戶組合上可以做到更加靈活。同時(shí)，通過共享同一套編譯軟件和runtime軟件，也帶來很大優(yōu)勢，包括Database、SA接口、Transactor等都可以實(shí)現(xiàn)跨平臺復(fù)用。
UVHS助力RISC-V產(chǎn)業(yè)加速落地
演講中，吳曉忠結(jié)合合見工軟與開芯院、達(dá)摩院玄鐵等客戶的成功合作案例，介紹了UVHS在RISC-V上的應(yīng)用情況。
“昆明湖”是開芯院開發(fā)的第三代高性能核，整體性能對標(biāo) Arm N2，對驗(yàn)證平臺提出了嚴(yán)苛要求。而UVHS通過自動化流程、自動分割多片多板級聯(lián)（20片F(xiàn)PGA級聯(lián)）；智能分割技術(shù)（時(shí)序驅(qū)動分割）；仿真/原型雙模多種調(diào)試手段等解決方案，成功應(yīng)對了芯片開發(fā)過程中所帶來的大規(guī)模、高性能、調(diào)試?yán)щy等三大挑戰(zhàn)。“我們的UVHS提供了更多的調(diào)試性能，在開芯院‘昆明湖’16核完整版本中實(shí)現(xiàn)超過10MHz的頻率，這在傳統(tǒng)的仿真平臺上是無法做到的。”吳曉忠強(qiáng)調(diào)。
在與達(dá)摩院玄鐵的合作中，UVHS提升了玄鐵處理器在AI以及其他應(yīng)用中的驗(yàn)證效率。據(jù)吳曉忠介紹，在玄鐵RISCV+AI （C908X）應(yīng)用架構(gòu)的系統(tǒng)方案的開發(fā)和構(gòu)建項(xiàng)目中，應(yīng)用UVHS快速級聯(lián)編譯，僅一周就完成從RTL代碼編譯到上板調(diào)通的全流程。在沒有跨片的情況下實(shí)現(xiàn)50MHz的速率，跨片情況下做到12MHz的速率，并且提供虛擬原型/硬件雙模切換支持，提升軟件開發(fā)的靈活性和經(jīng)濟(jì)性。
UniVista V-Builder/vSpace：推動開發(fā)流程左移，服務(wù)自主創(chuàng)新需求
UniVista V-Builder/vSpace是合見工軟推出的虛擬原型設(shè)計(jì)與仿真工具套件，包括系統(tǒng)級原型設(shè)計(jì)工具V-Builder和虛擬原型仿真環(huán)境vSpace，可幫助用戶快速構(gòu)建芯片或電子系統(tǒng)級平臺虛擬原型、運(yùn)行和調(diào)試嵌入式軟件。用戶基于模型構(gòu)建硬件系統(tǒng)的虛擬原型，之后可在虛擬原型上加載、執(zhí)行和調(diào)試嵌入式軟件，利用工具提供的增強(qiáng)化軟硬件調(diào)試分析手段，提升開發(fā)測試效率。最終調(diào)試通過的軟件可平滑遷移到真實(shí)硬件中。
吳曉忠指出，該套件能夠提供從芯片到板級全覆蓋的電子系統(tǒng)級虛擬原型解決方案。有助于進(jìn)一步推動芯片開發(fā)流程左移，服務(wù)于設(shè)計(jì)公司自主創(chuàng)新需求，加速產(chǎn)品面世。該平臺的功能和優(yōu)勢在于提供分鐘級快速原型創(chuàng)建和編譯，同時(shí)具備100MIPS的仿真運(yùn)行性能。
“該虛擬化平臺可以同合見的硬件仿真器和原型平臺互動，部分代碼放到我們的硬件加速器里，另一部分代碼用虛擬模型來做。我們也可以提供RISC-V處理器模型的支持，如果客戶有自研的模型，也可以在工具里面直接集成進(jìn)來。我們能夠?yàn)橛脩?、特別是軟件開發(fā)的用戶提供便捷的開發(fā)平臺，推動 RISC-V技術(shù)創(chuàng)新并加快下一代產(chǎn)品技術(shù)的上市時(shí)間。”吳曉忠表示。
打造RTL級國產(chǎn)自研DFT全流程平臺
隨著摩爾定律趨緩，先進(jìn)制程的設(shè)計(jì)規(guī)則（如最小線寬、金屬層數(shù)量）愈發(fā)復(fù)雜，數(shù)字實(shí)現(xiàn)工具通過內(nèi)置工藝庫和智能算法，通過實(shí)現(xiàn)設(shè)計(jì)與制造環(huán)節(jié)的高效協(xié)同，能夠大幅縮短研發(fā)周期。
吳曉忠強(qiáng)調(diào)，國產(chǎn)自研DFT全流程平臺已做到RTL級別的全覆蓋。同時(shí)，整個(gè)流程可以做到歷史數(shù)據(jù)便捷切換，無論是從配置、模式等方面都非常用戶友好。此外，在診斷上該平臺可以直接定位到相應(yīng)cell的Layout上，在定位精度方面已經(jīng)達(dá)到業(yè)界領(lǐng)先水平。
高性能IP：應(yīng)對算力時(shí)代挑戰(zhàn)
在算力蓬勃發(fā)展的時(shí)代，算力芯片對于接口的需求提出了更高的要求——可靠的傳輸，更高的帶寬，更低的延遲，更低的功耗和更復(fù)雜的應(yīng)用場景。合見工軟致力于為客戶提供可靠的先進(jìn)接口IP整體解決方案，幫助客戶解決在面對新的應(yīng)用場景和封裝形式時(shí)在接口實(shí)現(xiàn)和使用上的一系列挑戰(zhàn)。
據(jù)吳曉忠介紹，合見工軟目前IP布局主要集中在高速接口IP，包含面向Chiplet互聯(lián)的UCIe IP和IO Die完整解決方案，也包括首個(gè)全國產(chǎn)Chiplet接口HIPI的標(biāo)準(zhǔn)IP/VIP解決方案。除了最新發(fā)布的超以太網(wǎng)UEC MAC和32G MPS，合見工軟的高速接口解決方案還包括國產(chǎn)PCIe Gen5和RDMA/PAXI/Ethernet完整解決方案等，引領(lǐng)智算、HPC、通信、自動駕駛、工業(yè)物聯(lián)網(wǎng)等領(lǐng)域大算力芯片的性能突破。
此外，為保障芯片的高性能、低功耗，應(yīng)對AI、ML、HPC等應(yīng)用場景的發(fā)展，合見工軟也推出了具有國內(nèi)領(lǐng)先的全國產(chǎn)Memory接口解決方案，包括HBM3/E、DDR5、LPDDR5等，并實(shí)現(xiàn)基于國內(nèi)先進(jìn)工藝及部分國外先進(jìn)工藝的全覆蓋。
系統(tǒng)級EDA：五大優(yōu)勢實(shí)現(xiàn)全行業(yè)場景覆蓋
隨著 5G、AI、自動駕駛等技術(shù)的發(fā)展，電子系統(tǒng)的復(fù)雜度呈指數(shù)級增長。系統(tǒng)級EDA是支撐高端電子系統(tǒng)落地的核心工具。
合見工軟的系統(tǒng)級EDA產(chǎn)品致力于構(gòu)建商用級電子系統(tǒng)設(shè)計(jì)環(huán)境，覆蓋PCB設(shè)計(jì)、封裝設(shè)計(jì)、2.5D&3D先進(jìn)封裝協(xié)同設(shè)計(jì)、電子系統(tǒng)研發(fā)管理環(huán)境等多方位解決方案。
據(jù)吳曉忠介紹，合見工軟系統(tǒng)級EDA產(chǎn)品UniVista Archer具有純國產(chǎn)自主知識產(chǎn)權(quán)、支持高性能大規(guī)模復(fù)雜場景，廣泛支持歷史數(shù)據(jù)轉(zhuǎn)換，兼顧用戶設(shè)計(jì)軟件使用習(xí)慣，支持Windows、Linux各類操作系統(tǒng)等功能特點(diǎn)，實(shí)現(xiàn)對于半導(dǎo)體、通信、AI等電子行業(yè)全產(chǎn)業(yè)鏈應(yīng)用領(lǐng)域的全覆蓋。
“合見工軟系統(tǒng)級EDA工具支持百萬PIN級別，可以實(shí)現(xiàn)基于先進(jìn)封裝的基板設(shè)計(jì)，目前該方案已在國內(nèi)頭部客戶中采用。”吳曉忠說。
合見工軟硬核產(chǎn)品亮相展會現(xiàn)場
本次展區(qū)現(xiàn)場，合見工軟重點(diǎn)展示了其全新發(fā)布的下一代全場景驗(yàn)證硬件系統(tǒng)——UniVista Unified Verification Hardware System Gen2 (UVHS-2)，以及單系統(tǒng)先進(jìn)原型驗(yàn)證平臺 PHINE DESIGN Advanced Solo Prototyping (PD-AS)。同時(shí)亮相的還有其UCIe IP先進(jìn)制程測試芯片和LPDDR5測試芯片?，F(xiàn)場通過實(shí)際演示，直觀呈現(xiàn)了合見工軟硬件驗(yàn)證平臺的卓越性能與運(yùn)行速率，以及IP產(chǎn)品的成功流片成果，吸引了眾多參會者駐足展位深入了解。
堅(jiān)持自主創(chuàng)新，勇于承擔(dān)時(shí)代使命
此次合見工軟在第五屆RISC-V中國峰會上的重磅亮相，展現(xiàn)出國產(chǎn)EDA/IP的創(chuàng)新力量。自成立以來，合見工軟始終以 “因應(yīng)時(shí)代變局，致力創(chuàng)新突破，打造世界級EDA產(chǎn)品，成就客戶推動產(chǎn)業(yè)”為使命，深耕EDA/IP領(lǐng)域自研創(chuàng)新，實(shí)現(xiàn)了從“跟跑替代” 到 “領(lǐng)跑定義”的跨越，也勾勒出中國半導(dǎo)體產(chǎn)業(yè)自主突圍的清晰路徑。
面對新形勢下的芯片需求，合見工軟將持續(xù)深耕EDA/IP領(lǐng)域，堅(jiān)持自主創(chuàng)新，勇于承擔(dān)時(shí)代使命，為更多的RISC-V設(shè)計(jì)企業(yè)提供強(qiáng)大的EDA/IP工具和服務(wù)，助力RISC-V成為中國科技創(chuàng)新的強(qiáng)大引擎，進(jìn)一步推動中國數(shù)字經(jīng)濟(jì)高質(zhì)量發(fā)展。
關(guān)于合見工軟
上海合見工業(yè)軟件集團(tuán)有限公司（簡稱“合見工軟”）作為自主創(chuàng)新的高性能工業(yè)軟件及解決方案提供商，以EDA（電子設(shè)計(jì)自動化，Electronic Design Automation）領(lǐng)域?yàn)槭紫韧黄品较颍铝τ趲椭雽?dǎo)體芯片企業(yè)解決在創(chuàng)新與發(fā)展過程中所面臨的嚴(yán)峻挑戰(zhàn)和關(guān)鍵問題，并成為他們值得信賴的合作伙伴。
了解更多詳情，請?jiān)L問ecbaby.cn。
滬公網(wǎng)安備31010402009389號