97se亚洲国产综合自在线,欧美成人免费专区精品高清,人妻人人添人人爽夜夜欢视频,日本中文字幕在线观看全,98久久人妻少妇激情啪啪

在當今日益高速發(fā)展的半導體行業(yè)中，數(shù)字驗證已成為芯片設(shè)計不可或缺的核心環(huán)節(jié)。隨著技術(shù)的不斷進步，這一領(lǐng)域已經(jīng)演變成為龐大的產(chǎn)業(yè)鏈中的關(guān)鍵組成部分。在智能駕駛、數(shù)據(jù)中心和人工智能等領(lǐng)域?qū)Ω咝阅苄酒枨蟮耐苿酉?，系統(tǒng)級芯片（SoC）的集成度和復雜性達到了前所未有的高度。相應(yīng)的，驗證工具也持續(xù)面臨速度、效率、仿真和驗證任務(wù)的復雜多樣性挑戰(zhàn)。

應(yīng)對上述挑戰(zhàn)，單點工具顯然難以破局，需要從全局思維出發(fā)，打造可覆蓋早期、中期和后期全流程驗證需求的EDA驗證平臺。

上海合見工業(yè)軟件集團有限公司（以下簡稱合見工軟）經(jīng)過持續(xù)的布局，在全方位筑實EDA數(shù)字驗證全平臺領(lǐng)域持續(xù)精進。合見工軟驗證產(chǎn)品市場總監(jiān)曹夢俠在最近舉辦的ICCAD上“芯基建報告：全方位筑實EDA數(shù)字驗證全平臺”的演講中提到，合見工軟推出的EDA數(shù)字驗證全平臺，已覆蓋了芯片驗證全流程全場景需求，包括了從前期虛擬原型架構(gòu)設(shè)計建模、早期及中期的模塊級與子系統(tǒng)級功能驗證仿真到中期子系統(tǒng)級至后期全系統(tǒng)級硬件加速仿真與原型驗證。

硬件驗證無法兼顧性能和效率

一般來說，數(shù)字芯片設(shè)計流程主要分為兩路，一路是硬件和軟件的功能驗證，作用是確保芯片整體的功能正確性；另一路是數(shù)字實現(xiàn)，將RTL設(shè)計歷經(jīng)復雜的實現(xiàn)流程轉(zhuǎn)換成Foundry可以生產(chǎn)的數(shù)據(jù)格式；這兩路分別簽核之后，送到Foundry去生產(chǎn)制造，最后流片再完成封裝測試。

典型的SoC設(shè)計一般會采用外購IP（如CPU、互聯(lián)總線、各種高低速接口、Memory等等）與自研IP相結(jié)合的方式，曹夢俠介紹，因而面臨不同層級的驗證需求。

曹夢俠解讀說，對于自研的IP，其規(guī)?？赡芟鄬^小，這個層級的功能驗證一般用仿真軟件工具Simulation就可以做到。但對于子系統(tǒng)級到全系統(tǒng)級規(guī)模的功能驗證，仿真軟件會越跑越慢，甚至遇到仿真工具無法支撐的情況，在這種情況下需要硬件加速器Emulator的支持。此外，SoC不止包括底層的硬件，還包括上層的軟件，而且系統(tǒng)越大軟件驗證體量越大。對于芯片上層軟件的驗證，如果對運行性能要求不高也許可以采用硬件仿真加速器跑，但以現(xiàn)如今的軟件體量，大多對運行性能有要求，所以必須采用原型驗證Prototyping。

此外在硬件功能驗證之前，一些客戶的設(shè)計并不是一上來所有的RTL代碼都是準備好的，曹夢俠對此介紹，這時候可以將系統(tǒng)的一部分模塊跑在硬件驗證系統(tǒng)上，還有一部分可用虛擬平臺跑虛擬模型，二者整合起來以混合驗證的方式更早地開始驗證和軟件開發(fā)，從而縮短產(chǎn)品上市時間。

上述的各類硬件驗證工具平臺在運行性能、調(diào)試效率、使用便利性等功能上各有優(yōu)缺點，總體而言，單一工具在幾項必要的關(guān)鍵指標上很難同時兼顧。曹夢俠提到，數(shù)字驗證是一項非常復雜的過程，要求既高效又功能完整，還要應(yīng)對復雜多任務(wù)場景，之前的傳統(tǒng)單一平臺無法同時滿足。為了完成項目，客戶一般不得不采購多種不同的工具來組成一套完整流程，導致巨大的人力和時間成本投入，特別是平臺間銜接移植的成本很高，從Emulation到Prototyping往往可能需要好幾個月的時間。且設(shè)計一旦改動，迭代時間可能也會較長。

從本質(zhì)上來說，這或是一個既要又要還要的問題。曹夢俠認為，在此情形下，理想的情況是將上述Emulation和Prototyping工具整合到一個單一平臺之中合成統(tǒng)一流程，合見工軟為此打造了全新商用級、高性能、全場景驗證硬件系統(tǒng)UniVista Unified Verification Hardware System（UVHS）。

打造芯片級功能驗證EDA平臺

作為合見工軟的重磅產(chǎn)品，高性能全場景驗證平臺UVHS在性能、容量、效率等層面實現(xiàn)了全面的“刷新”。

曹夢俠詳細介紹說，一是卓越的性能：原型驗證模式性能高達20+MHz，硬件仿真模式性能能達10+MHz多；二是可以實現(xiàn)穩(wěn)定可靠的大容量級聯(lián)系統(tǒng)，實際商用的單系統(tǒng)已達到160顆VU19P級聯(lián)規(guī)模，約60億邏輯門；三是多?；旌?/strong>，實現(xiàn)高性能FPGA硬件原型模式、高效率硬件仿真模式、高靈活性虛擬混合等功能；四是高效的調(diào)試迭代效率，運行中使能全信號可見模式能直接生成波形，無需重新編譯，大幅改善調(diào)試效率；五是全面的接口方案，提供豐富的接口子卡、高速接口速率適配器、虛擬接口模型和存儲模型，像已經(jīng)大量商業(yè)部署的方案包括PCIe Gen5、Ethernet、MIPI、DDR5、HBM3等等，適配各種使用模式下的接口驗證需求。